Materi Flip-Flop (Ganjil)

 

Flip – Flop

I. Pengertian Flip – Flop

Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan. Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial. Nama lain dari flip-flop adalah multivibrator bistabil.

Multivibrator adalah suatu rangkaian regeneratif dengan dua buah piranti aktif, yang dirancang sedemikian sehingga salah satu piranti bersifat menghantar pada saat piranti lain terpancung. Multivibrator dapat menyimpan bilangan biner, mencacah pulsa, menyerempakkan operasi-operasi aritmatika, serta melaksanakan fungsi-fungsi pokok lainnya dalam sistem digital. Ada tiga jenis multivibrator,yaitu : astabil, monostabil, dan bistabil. Flip flop yaitu multivibrator yang keluarannya adalah suatu tegangan rendah atau tinggi, 0 atau 1. Keluaran ini tetap rendah atau tinggi; untuk mengubahnya, harus didrive oleh suatu masukan yang disebut pemicu (triger). Sampai datangnya pemicu, tegangan keluaran tetap rendah atau tinggi untuk selang waktu yang tak terbatas. Salah satu jenis flip-flop adalah flip-flop RS. Flip-flop ini mempunyai dua masukan dan dua keluaran, di mana salah satu keluarannya (y ) berfungsi sebagai komplemen. Sehingga flipflop ini disebut juga rangkaian dasar untuk membangkitkan sebuah variabel beserta komplemennya. Flip-flop RS dapat dibentuk dari kombinasi dua gerbang NAND atau kombinasi dua gerbang NOR.

 

II. Macam-Macam Flip – Flop

1. RS Flip Flop

RS FF ini adalah dasar dari semua Flip-flop yang memiliki 2 gerbang inputan / masukan yaitu R dan S.  R artinya "RESET" dan S artinya "SET".  Flip-flop yang satu ini mempunyai 2 keluaran / outputyaitu Q dan Q`. Untuk menyimpan suatu bit tinggi, Anda membutuhkan S tinggi; untuk menyimpan bit rendah, Anda membutuhkan R tinggi. Membangkitkan dua buah sinyal untuk mendrive flip-flop merupakan suatu kerugian dalam berbagai penerapan. Tabel dibawah merupakan keringkasan suatu kemungkinan-kemungkinan masukan/keluaran bagi flip-flop RS. Kondisi masukan yang pertama adalah RS = 00. Ini berarti tidak diterapkan pemicu. Dalam hal ini keluaran Q mempertahankan nilai terakhir yang dimilikinya.

R	S	Q
0	0	Nilai Terakhir
0	1	1
1	0	0
1	1	Terlarang

Gambar 1. Rangkaian RS Flip – Flop

Tabel 1. Tabel Kebenaran RS Flip – Flop

 

Kondisi masukan yang kedua adalah RS = 01 berarti bahwa suatu pemicu diterapkan pada masukan S. Seperti kita ketahui, hal ini mengeset flip-flop dan menghasilkan keluaran Q bernilai 1. Kondisi masukan yang ketiga adalah RS = 10 ini menyatakan bahwa suatu pemicu diterapkan pada masukan R. Keluaran Q yang dihasilkan adalah 0. Kondisi masukan RS = 11 merupakan masukan terlarang. Kondisi ini berarti menerapkan suatu pemicu pada kedua masukan S dan R pada saat yang sama. Hal ini merupakan suatu pertentangan karena mengandung pengertian bahwa kita berupaya untuk memperoleh keluaran Q yang secara serentak sama dengan 1 dan sama dengan 0.

 

2. JK Flip – Flop

JK flip-flop merupakan flip flop yang dibangun berdasarkan pengembangan dari RS flip-flop. JK flip-flop sering diaplikasikan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter). JK flip flop dalam penyebutanya di dunia digital sering di tulis dengan simbol JK -FF. Dalam artikel yang sedikit ini akan diuraikan cara membangun sebuah JK flip-flop menggunakan komponen utama berupa RS flip-flop.

Gambar 2. Rangkaian JK Flip – Flop

 

Gambar rangkaian diatas memperlihatkan salah satu cara untuk membangun sebuah flip-flop JK. J dan K disebut masukan pengendali karena menentukan apa yang dilakukan oleh flip-flop pada saat suatu pinggiran pulsa positif diberikan. Rangkaian RC mempunyai tetapan waktu yang sangat pendek, hal ini mengubah pulsa lonceng segiempat menjadi impuls sempit. Pada saat J dan K keduanya 0, Q tetap pada nilai terakhirnya. Pada saat J rendah dan K tinggi, gerbang atas tertutup, maka tidak terdapat kemungkinan untuk mengeset flip-flop. Pada saat Q adalah tinggi, gerbang bawah melewatkan pemicu reset segera setelah pinggiran pulsa lonceng positif berikutnya tiba. Hal ini mendorong Q menjadi rendah . Oleh karenanya J = 0 dan K=1 berarti bahwa pinggiran pulsa lonceng positif berikutnya akan mereset flip-flopnya. Pada saat J tinggi dan K rendah, gerbang bawah tertutup dan pada saat J dan K keduanya tinggi, kita dapat mengeset atau mereset flip-flopnya. Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

 Untuk lebih jelasnya daat dilihat pada tabel kebenaran JK flip-flop berikut.

3. T Flip –Flop

Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari modifikasi flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah. TFF mempunyai sebuah terminal input T dan dua buah terminal output Q dan Qnot. TFF banyak digunakan pada rangkaian Counter, frekuensi deviden dan sebagainya.

Gambar 3. Rangkaian T Flip – Flop

 

4. D Flip – Flop

Flip-flop D dapat disusun dari flip-flop S-R atau flip-flop J-K yang masukannya saling berkebalikan. Hal ini dimungkinkan dengan menambahkan salah satu masukannya dengan inverter agar kedua masukan flip-flop selalu dalam kondisi berlawanan. Flip-flop ini dinamakan dengan flip-flop data karena keluarannya selalu sama dengan masukan yang diberikan. Saat flip-flop pada keadaan aktif, masukan akan diteruskan ke saluran keluaran.

III. Prinsip Kerja Flip – Flop

 

1 . Jika clock bernilai rendah (0) maka flip-flop J-K master akan tidak aktif, tetapi karena input
      clock flip-flop J-K slave merupakan komplemen dari clock flip-flop master maka flip-flop
      slave menjadi aktif, dan outputnya mengikuti output flip-flop J-K master.

2. Jika clock bernilai tinggi (1), flip-flop master aktif sehinga outputnya tergantung pada input J
    dan K, pada sisi lain flip-flop slave menjadi tidak aktif karena clock pemicunya bernilai rendah
    (0).

3. Pada saat sinyal detak berada pada tingkat tinggi, master-nya yang aktif dan slave-nya tidak
    aktif.

4. Pada saat sinyal detak berada pada tingkat rendah, master-nya yang tidak aktif dan slave-nya
     yang aktif. 14

5. Jika input J diberikan bersama-sama dengan tepi naik pulsa pemicu, flip-flop master akan
     bekerja terlebih dahulu memantapkan inputnya selama munculnya tepi naik sampai clock
     bernilai rendah (0).

6. Setelah clock bernilai rendah (0),flip-flop master akan tidak aktif dan flip-flop slave bekerja
     menstransfer keadaan output flip-flopmaster keoutput flip-flop slave yang merupakan output
     flip-flop secara keseluruhan.

Gambar 12. Contoh penggunaan flip – flop dalam rangkaian

IV. Fungsi Flip – Flop

1.     penyimpan data informasi 1 bit biner.

2.     Menahan atau mengingat pulsa trigger.

3.     Mencacah pulsa.

4.     Menyerempakkan/men-sinkronkan rangkaian aritmatika.

5.     menghitung detak dan untuk mengsinkronisasikan input sinyal waktu variabel untuk beberapa sinyal waktu yang direferensi.

 

V. Pemicu Kerja Flip-Flop

Hubungan input-output ideal yang dapat terjadi pada flip-flop adalah:

1) Set, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai
      ogika positif (1) saat dipicu, apapun kondisi sebelumnya.

2) Reset, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai
     logika negatif (0) saat dipicu, apapun kondisi sebelumnya.

3) Tetap, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) tidak
      berubah dari kondisi sebelumnya saat dipicu.

4) Toggle, yaitu jika suatu kondisi masukan mengakibatkan logika keluaran (Q)
     berkebalikan dari kondisi sebelumnya saat dipicu.

 Secara ideal berdasar perancangan kondisi keluaran Q’ selalu berkebalikan dari kondisi keluaran Q.

Pada flip-flop untuk menyerempakkan masukan yang diberikan pada kedua masukannya maka diperlukan sebuah clock untuk memungkinkan hal itu terjadi. Clock yang dimaksud di sini adalah sinyal pulsa yang beberapa kondisinya dapat digunakan untuk memicu flip-flop untuk bekerja. Ada beberapa kondisi clock yang biasa digunakan untuk menyerempakkan kerja flip-flop yaitu :

1) Tepi naik                : yaitu saat perubahan sinyal clock dari logika rendah (0) ke

                                     logika tinggi.

2) Tepi turun              : yaitu saat perubahan sinyal clock dari logika tinggi (1) ke logika
                                                   rendah (0).

3) Logika tinggi          : yaitu saat sinyal clock berada dalam logika 1.

4) Logika rendah        : yaitu saat sinyal clock berada dalam logika 0.